

(11)Publication number:

11-175041

(43)Date of publication of application: 02.07.1999

(51)Int.CI.

G09G 3/36 G02F 1/133

(21)Application number: 09-356239

(71)Applicant :

SEMICONDUCTOR ENERGY LAB CO LTD

(22)Date of filing:

08.12.1997

(72)Inventor:


**KOYAMA JUN** 

# (54) SEMICONDUCTOR DEVICE AND DRIVING METHOD THEREFOR

(57)Abstract

PROBLEM TO BE SOLVED: To provide a circuit configuration capable of performing a precharge with a small area.

SOLUTION: A source driving circuit has also a control function for deciding whether or not the precharge is performed. Then, the precharge can be performed by providing a precharge control line 496 and logical element NAND B421 to B423 in the source driving circuit and by turning picture signal switches 461 to 463 ON while making the signal of the precharge control line 492 active during a horizontal fly-back period.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-175041

(43)公開日 平成11年(1999)7月2日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

G 0 9 G 3/36

G02F 1/133

5 5 0

G 0 9 G 3/36

G02F 1/133 550

### 審査請求 未請求 請求項の数5 FD (全 10 頁)

(21)出顧番号

特顧平9-356239

(22)出顧日

平成9年(1997)12月8日

(71) 出顧人 000153878

株式会社半導体エネルギー研究所

神奈川県厚木市長谷398番地

(72) 発明者 小山 潤

神奈川県厚木市長谷398番地 株式会社半


導体エネルギー研究所内

# (54) 【発明の名称】 半導体装置及びその駆動方法

### (57)【要約】

【課題】 小面積でプリチャージができる回路構成を提 供する。

【解決手段】 プリチャージをするか否かの制御機能を ソース駆動回路に併有させる。ソース駆動回路中にプリ チャージ制御信号線492と論理素子ナンドB421~ 423とを具えつけ、水平帰線期間中にプリチャージ制 御信号線492の信号をアクティブにすることにより、 画像信号スイッチ461~463をオンにしてプリチャ ージを行うことができる。



#### 【特許請求の笕囲】

【請求項1】画像信号の書き込みを受ける複数の画素が 行列配置されている画素マトリクス部と、ゲート駆動回 路に接続するゲート線を介してゲート線選択信号を該画 素マトリクス部に順次供給して、前記画像信号の書き込 みを受ける画素を行単位で順次選択する該ゲート駆動回 路と、書き込み期間内ではソース駆動回路に接続するソ ース線を介して画像信号を該画素マトリクス部に供給す る該ソース駆動回路とを具えた半導体装置において、 該画素マトリクス部、該ゲート駆動回路および該ソース 10 造工程上同時形成する方式(駆動回路一体方式と称す 駆動回路は絶縁表面を有する同一の基板上に製造工程上 同時に形成され、該ソース駆動回路は水平帰線期間内で はソース線をプリチャージすることが可能であることを 特徴とする半導体装置。

【請求項2】前記ソース駆動回路はプリチャージ制御信 号線と各々が複数の入力部をもつ複数の論理素子とを具 え、

該プリチャージ制御信号線は、該複数の論理素子それぞ れの入力部の一つに接続し、水平帰線期間内にソース線 をプリチャージすることを可能とするために外部より供 20 給されるプリチャージ制御信号の伝達を行うことを特徴 とする請求項1に記載の半導体装置。

【請求項3】前記半導体装置がアクティブマトリクス型 の液晶表示装置であることを特徴とする請求項2に記蔵 の半導体装置。

【請求項4】ゲート駆動回路が、該ゲート駆動回路に接 続する少なくとも一つのゲート線を介してゲート線選択 信号オンを該画素マトリクス部に供給して、前記画像信 号の書き込みを受ける画素を行単位で選択し、ソース駅 動回路が、該ソース駆動回路に接続するソース線を介し 30 て画像信号を該画素マトリクス部に供給して、点順次方 式で画素に書き込みを行うステップと、

該ゲート駆動回路が、該ゲート駆動回路に接続する全て のゲート線を介してゲート線選択信号オフを該画素マト リクス部に供給し、該ソース駆動回路が、該ソース線を プリチャージするステップとを、包含することを特徴と する半導体装置の駆動方法。

【請求項5】前記点順次方式で画素に書き込みを行うス テップと、該ソース線をプリチャージするステップと が、各水平走査期間に包含されていることを特徴とする 40 請求項4に記載の半導体装置の駆動方法。

# 【発明の詳細な説明】

#### [0001]

【発明が属する技術分野】本明細書で開示する発明は、 アクティブマトリクス型の表示用半導体装置の駆動回路 並びに駆動方法に関する。本発明は画素マトリクス部と 駆動回路とを同一基板上に一体形成するアクティブマト リクス液晶表示装置(より詳しくは液晶表示装置の駆動 基板)で、画素マトリクスへの画像情報の書き込みが点

L表示装置、プラズマディスプレイ等に用いることもで きる。

#### [0002]

【従来の技術】アクティブマトリクス型の半導体表示装 置の一例として、液晶表示装置がある。図1にアクティ ブマトリクス型の液晶表示装置の構成例を示す。図1の 液晶表示装置は、基板101上にソース駆動回路10 2、ゲート駆動回路103および画素マトリクス部10 4を薄膜トランジスタ (TFTと略称する) を用いて製 る) であるが、この他にソース駆動回路、ゲート駆動回 路等を別途ICで作製し、基板上に形成された画素マト リクス部と接続する方式 (IC外付け方式と称する) も ある。駆動回路一体方式では製造工程が簡略化されてい るのが利点であるが、一般的にポリシリコン (多結晶珪 素) TFTが用いられるため基板が高価となる。一方 I C外付け方式では工程数は増えるが、一般的にアモルフ ァスシリコン(非晶質珪素)TFTが用いられるため基 板は安価である。以下に画像の表示を行うための動作 を、図1を参照しつつ説明する。

【0003】画素マトリクス部102には、ソース線1 03とゲート線105とが格子状もしくはデルタ画素配 置などに対応した格子類似の形状に配置され、その交点 部には図8に示されるように画素薄膜トランジスタ(画 秦TFT) が設置されている。 画素TFTのゲート電極 はゲート線に、ソース・ドレイン電極の一方はソース線 に、他方は画素電極に接続している(以後本明細書にお いては便宜上、画素TFTについてソース線に接続して いる側をソース、画素電極に接続している側をドレイン と呼称する)。

【0004】ゲート駆動回路106からゲート線105 に供給されるゲート線選択信号がオンとなり、画素TF Tのゲート電極にしきい値以上の大きさの電圧が印加さ れると、画素TFTのソースとドレインは導通状態とな り、ソース線を通して送られてくる画像信号の内容 (す なわち画像情報)が画素電極に書き込まれる。逆にゲー ト選択信号がオフのときは画素TFTのソースとドレイ ンは絶縁状態であり、ソース線に送られてきた信号の内 容は画素電極に書き込まれず、画素電極に保持されてい た画像情報がそのまま保持され続ける。

【0005】横1行の各画素TFTはゲートを同一のゲ ート線に接続している。従って横1行の画素TFTはそ れぞれ、同時に書き込み可能あるいは不能な状態とな る。そしてゲート線選択信号オンの期間内に、ソース駆 動回路104が各ソース線に画像信号を供給すること で、意図通りの画像情報が横1行の各画素電極に書き込 まれる。

【0006】ソース駆動回路が画像信号を各ソース線に 供給する形態として通常使われているものは、大別する 順次方式で行われる場合に利用できる。しかしその他E 50 と点順次方式と線順次方式との二種類がある。点順次方

10

式では各ソース線に画像信号が順次供給され水平帰線期 間内では画像情報の書き込みをしないのに対して、線順 次方式では各ソース線に画像信号が同時に供給され水平 帰線期間内にも画像情報の鸖き込みをすることもでき る。図2に従来の点順次方式ソース駆動回路の構成例を 示す。これは全ソース線N本中3本分のみの抜粋であ り、パッファ231~233にはレベルシフタ(電圧変 換器)、インバータなどが含まれる。

【0007】画素電極横1行分の画像情報の書き込みを したら、ゲート駆動回路はそのゲート線にゲート線選択 信号オフを出し、次のゲート線にゲート線選択信号オン を出力する。そして上述のような画像情報の書き込みが 次の横1行分の各画素電極について行われる。このよう にゲート線選択信号オンを受けるゲート線が順次交替す ることにより、画像情報の書き込みが行われる横1行分 の画素電極が順次移動し、画素マトリクス部全体または 一部分で1画面分の画像を表示することが可能となる。 画像の表示は、通常は1秒間に60画面もしくは30画 面行われる。

【0008】さらに液晶表示装置においては、画素電極 に直流の電圧を掛け続けると電気化学的な反応により液 晶の寿命を縮めるなどの問題があり、画像信号の符号

(正負) を1 画面毎に反転する交流駆動が行われるのが 一般である。しかし1画面おきに、全て正信号により画 像情報を書き込んだり全て負信号により画像情報を書き 込んだりすると、TFTにおいては信号の正負により情 報の伝達される速度等が異なることから、1画面おきに 画像の明暗やコントラストに大きな違いが生じ、チラつ いた画像となってしまう。そこで画素マトリクスの横1 行毎、すなわち同一ゲート線にゲートが接続する画素T FT1単位毎に画像信号の正負を反転したり (これをゲ ート線反転操作と称する)、縦1列毎、すなわち同一ソ ース線にソースが接続する画素TFT一単位毎にも画像 信号の正負を反転したり(これをソース線反転操作と称 する)する。最も望ましいのはゲート線反転とソース線 反転とを併用することであるが、これは特にドット反転 操作と称される。

【0009】ところが次のような理由からゲート線反転 操作を行う場合(ドット反転操作も含む)、それを行わ ないときと比較し一般に画素電極への画像情報の書き込 みに必要とされる時間は増加する。まず各ソース線には 寄生容量、浮遊容量があるため、一度画素電極への書き 込みをするとソース線にも画像情報が残存する。しかも この寄生容量、浮遊容量は画素容量より通常1~2桁も 大きいものである。一方ゲート線反転操作においては書 き込み1回毎に画像情報の正負が反転する。とすると書 き込みのときには常にソース線には逆符号の電荷が大量 に残っていることになる。するとその分余計に充電する ことが必要となり、すなわち書き込みに要する電荷が増 え、書き込み所要時間の増加をもたらす。

【0010】しかし書き込み時間の増加は、今後ますま す需要が強まる大画面、高画質化を不可能とする。そこ で書き込み時間を変化させることなくゲート線反転操作 を行う手段として、書き込みに先立って各ソース線をプ リチャージするという方法とられることがある。プリチ ャージとは残存している反対電荷を除去すること(これ を本明細書では消極的プリチャージと称する)、或いは さらに進んでこれから書き込みする符号の或電位値を保 つ程度の電荷を供給すること(これを本明細書では積極 的プリチャージと称する)をいう。ここで電位の基準 (OV) は対向電極810である。

【0011】駆動回路一体方式でのプリチャージは従 来、専用のプリチャージ回路により行っていた(プレス ジャーナル社刊, Semi conductor World, 1995.5号. 158-161頁 等参照)。従来のプリチャージ回路の構 成例を図3に示す。図3ではソース線3本分についての みしか描かれていないが、当然全ソース線N本分同様の 回路が存在する。そのためソース駆動回路の1/2から 1/8程度の大きさの面積が、プリチャージ回路のため に占められる。

【0012】しかし駆動回路一体方式では高価な石英基 板が用いられるのが通常であり、基板の大きさは半導体 装置自体の生産価格の上昇に直結する。画面の見易さを 維持し生産価格を削減するには、基板の大きさに対する 画面面積(画面面積比)を大きくすることは不可欠であ り、プリチャージ回路を作らずに済ませることはその手 段として大きな価値を有する。

## [0013]

【発明が解決しようとする課題】本明細書で開示する発 明はアクティブマトリクス型の半導体装置を駆動回路一 体方式で製造する場合において、専用のプリチャージ回 路によらずに各ソース線をプリチャージすることが可能 な構成を提供することを課題とする。

【0014】なおアモルファスシリコンTFTを用いた I C外付け方式の液晶表示装置においては、専用のプリ チャージ回路によらずにソース駆動回路によりプリチャ ージを行う方法は、特開平7-121139掲載の方法 が既に知られている。しかし駆動回路一体方式の半導体 装置において、上記文献の方法を直接適用することはで きない。なぜなら駆動回路一体方式のソース駆動回路と IC外付け方式のソース駆動回路とは、機能や構成、制 約に相違があるからである。すなわち駆動回路一体方式 では、ポリシリコンTFTを一般に使うため画像信号を 各画素に書き込む時間は短い反面、TFTによりアナロ グ信号の増幅を正確に行うことが困難なことから、ソー ス駆動回路ではアナログ信号である画像信号の保持は行 われずに画像信号が点順次方式で書き込まれるのが通常 である。逆にアモルファスシリコンTFTを使うIC外 付け方式では、画像信号を各画素に書き込む時間を長く 50 するため線順次費き込みを行うのが一般である。また駆

40

動回路一体方式では、駆動回路面積抑制の要求が I C外付け方式よりも強く、できる限り単純で小規模な回路構成を具体的に与えることの必要性が高い。ここに本発明の独自の価値が存する。

#### [0015]

【課題を解決するための手段】本明細書で開示する発明 の一つは、画素マトリクス部とゲート駆動回路とソース 駆動回路とを具え、該画素マトリクス部は、画像信号の 書き込みを受ける複数の画素が行列配置(デルタ画素配 置等も当然含まれる) されており、該ゲート駆動回路 は、前記画素を行単位で画像信号の書き込みを受け得る 状態に設定するために、該ゲート駆動回路に接続するゲ ート線を介してゲート線選択信号を該画素マトリクス部 に順次供給する半導体装置において、該ソース駆動回路 は、書き込み期間内では該ソース駆動回路に接続するソ ース線を介して画像信号を該画素マトリクス部に供給 し、水平帰線期間内ではソース線をプリチャージするこ とが可能であり、該画素マトリクス部、該ゲート駆動回 路および該ソース駆動回路が絶縁表面を有する同一の基 板上に製造工程上同時に形成されることを特徴とする半 導体装置である。

【0016】ここでソース駆動回路はプリチャージ制御信号線と各々が複数の入力部をもつ複数の論理素子とを具え、このプリチャージ制御信号線は、水平帰線期間内にソース線をプリチャージすることを可能とするために外部より供給されるプリチャージ制御信号の伝達を行う。プリチャージ制御信号線は1本でも複数本でもよい。該複数の論理素子はそれぞれ、入力部の一つに少なくとも1本のプリチャージ制御信号線に接続している。【0017】本発明は点順次書き込みを行うアクティブマトリクス型の液晶表示装置に利用すると効果が大きい。しかしアクティブマトリクス型の液晶表示装置の他の場合、EL表示装置あるいはプラズマディスプレイに

【0018】本明細書で開示する他の発明はゲート駆動回路が、該ゲート駆動回路に接続する少なくとも一つのゲート線を介してゲート線選択信号オンを画素マトリクス部に供給して、画像信号の書き込みを受ける画素を行単位で選択し、ソース駆動回路が、該ソース駆動回路に接続するソース線を介して画像信号を該画素マトリクス 40部に供給し、点順次方式で画素に書き込みを行うステップと、該ゲート駆動回路が、該ゲート駆動回路に接続する全てのゲート線を介してゲート線選択信号オフを該画素マトリクス部に供給して、該ソース駆動回路が、該ソース線をプリチャージするステップとを、包含することを特徴とする半導体装置の駆動方法である。

用いることもできる。

【0019】ここでソース線をプリチャージするステップは1垂直走査期間のみならず、1水平走査期間にも含まれる。

【0020】なおプリチャージ回路には、画素マトリク

ス中で画像を表示しない領域に黒色を書き込み表示画像のコントラストを高めるときの、黒色書き込みを行う回路すなわちブラックフレーム回路の機能を併有させることもできる。そのため本発明はブラックフレーム回路に適用することもできる。ブラックフレーム回路に適用される場合は、ゲート線反転書き込みをするか否かに関わらず本発明は効果がある。

#### [0021]

【実施例】本発明を実施したソース駆動回路の第一の例 10 を図4に示す。図4にはソース線3本分しか含まれていないが、全ソース線N本分について同様の構成がとられる。この実施例は、図2に記載の点順次方式ソース駆動回路の従来例に本発明を実施したものであり、プリチャージ制御信号線とプリチャージ制御信号を取り込むための論理素子であるナンドBとが図2の回路と比較し新たに付け加えられている。

【0022】図4の回路動作を、ある画素行書き込み期 間とそれに続く1水平帰線期間でのタイミングチャート である図6を参照しながら説明する。本例では画像信号 VDはドット反転書き込みをしているため、次の画素行 書き込み期間ではVDは正負の符号が反転する。まず画 像信号線493に画像信号VDが外部より伝達されるの に先立ち、ロウアクティブであるプリチャージ制御信号 をハイにした後、書き込みを受ける画素行の画案TFT がゲートを接続しているゲート線についてゲート線選択 信号GSをハイ(画素への書き込み可能状態)とする。 【0023】その後スタート信号SPがシフトレジスタ 494の最初段のラッチに入力され、最初段のラッチは 正反の両クロック信号CK、CKbに同期してOLOに 示される信号を出力する。そしてOL0を入力信号とし て第二段のラッチはOL1を出力する。OL0とOL1 が共にハイである期間が、第1本目のソース線において 画像信号スイッチがオンとなり画像信号の書き込みが行 われる期間である。同様にOL1とOL2が共にハイで ある期間が第2本目のソース線において、OL2とOL 3が共にハイである期間が第3本目のソース線において 画像信号の書き込みが行われる期間である。こうしてN 本のソース線全てについて画像信号の書き込みが順次行 われる。

【0024】書き込み期間が終了後、次の画素行について書き込みが開始されるまでの期間、すなわち水平帰線期間では、全てのゲート選択信号をロウ(画素への書き込み不可の状態)にする。そしてロウアクティブであるプリチャージ制御信号をロウにすることで、画像信号スイッチをオンにする。画像信号線には外部からゼロ電位となるように電荷を供給し、消極的プリチャージを行う。次の画素行の書き込み期間前にはプリチャージ制御信号をハイに戻す。

【0025】本例においてはプリチャージ制御信号線4 50 92は1本であったが、これを2本にすることもでき

30

20

る。その場合ナンドB421、423は同一のプリチャージ制御信号線に接続させ、ナンドB422は他方のプリチャージ制御信号線に接続させるというように、ひとつおきに別のプリチャージ制御信号線に接続させる。すると両プリチャージ制御信号線でプリチャージ制御信号PCCがロウ(アクティブ)となるタイミングをずらすことにより、積極的プリチャージも可能となる。

【0026】本発明を実施したソース駆動回路の第二の例を図5に示す。図5はソース線6本分しか含んでいないが、全ソース線2N本分について同様の構成がとられ 10 る。また本実施例も、点順次方式ソース駆動回路に本発明を実施したものであるが、図4の例と比較し次に2点が主に変更されている。すなわちパルス幅制御信号線595及びパルス幅制御信号を取り込むための論理素子

(ノアA) を有する点と、1 つのタイミングパルスで画像信号スイッチ2 個をオンオフする点である。

【0027】パルス幅制御信号はナンドAのロウパルスの幅を削ることにより、ゴースト発生を防止する機能をもつ。ただしパルス幅制御信号を取り込むためにノアAを組み込んだ都合上、プリチャージ制御信号を取り込むための論理素子をナンドBではなくノアBとし、プリチャージ制御信号はハイアクティブとすることとした。パルス幅制御信号線は2本あり、隣接するノアAは交互に別のパルス幅制御信号線に接続する。例えばノアA516はパルス幅制御信号線595に接続するが、ノアA516に隣接するノアA517はもう一方のパルス幅制御信号線596に接続する。

【0028】画像信号スイッチ2個を同時にオンオフするのは、正反両クロック信号CK、CKbの周波数を下げることが主要な目的である。しかし画像信号スイッチ2個を同時にオンオフする場合、後述するように各画像信号線593と594は1費き込み期間(画素1行の費き込み期間)中で画像信号の符号を反転しないことから、消極的プリチャージのみならず積極的プリチャージが可能であるという利点もある。

【0029】図5の回路動作を、ある画素行書き込み期間とそれに続く水平帰線期間でのタイミングチャートである図7を用いて説明する。本例でも画像信号VDはドット反転書き込みをしている。

【0030】まず画像信号線693に画像信号VDが外部より伝達されるのに先立ち、ハイアクティブであるプリチャージ制御信号をロウにした後、書き込みを受ける画素行の画素TFTがゲートを接続しているゲート線についてゲート線選択信号GSをハイ(画素への書き込み可能状態)とする。

【0031】その後スタート信号SPがシフトレジスタ494の最初段のラッチに入力され、最初段のラッチは正反の両クロック信号CK、CKbに同期してOL0に示される信号を出力する。そしてOL0を入力信号として第二段のラッチはOL1を出力する。

【0032】OL0とOL1が共にハイである期間が、 第1本目および第2本目のソース線において画像信号ス イッチがオンとなり画像信号の書き込みが行われ得る期 間の上限である。本例ではパルス幅制御をするため画像 信号の書き込み期間はこれよりも短くなる。今両パルス 幅制御信号線595、596には、各々PWC1、PW C2のパルス幅制御信号が伝達される。パルス幅制御信 号PWC1、PWC2はいずれもデューティ比が50% であり、周期はクロック信号CKのものと等しい。そし てパルス幅制御信号PWC1は7/16周期遅れたクロ ック信号CKの波形を、パルス幅制御信号PWC2は1 5/16周期遅れたクロック信号CKの波形をしてお り、PWC1とPWC2は互いに反転信号の関係にあ る。従って画像信号スイッチがオンとなる期間はナンド A出力よりも、パルス幅制御信号PWCの周期(=クロ ック信号CKの周期)の1/16だけ削られる。

【0033】そして本例においては、1つのタイミングパルスでオンオフされる画像信号スイッチが2個であることに対応して、画像信号線も1本ずつ計2本存する。その結果1画素行書き込み期間中それぞれの画像信号線内では画像信号は符号を反転することなく、ソース線反転書き込みを実現することができる。例えば或画素行書き込み期間では画像信号線593にはVD1のような負の画像信号がのみ伝達される。但しゲート線反転が行われるため、次の画素行書き込み期間では更慮信号の符号は反転される。すなわち画素信号線593で、現画素行書き込み期間において正符号の画像信号が伝達されていたときは、次の画素行書き込み期間において負符号の画像信号が伝達されていたときは、次の画素行書き込み期間において負符号の画像信号が伝達される。

【0034】各ラッチが順次OL2、OL3・・・と 出力することにより、2本ずつ順次ソース線に画像信号 が伝えられ、画素に書き込みが行われる。

【0035】一方、水平帰線期間では全てのゲート選択 信号がロウ(画素への書き込み不可状態)にされた後、 ハイアクティブであるプリチャージ制御信号をハイにす ることで画像信号スイッチをオンにしプリチャージを行 う。本例では、図4の例と同様に電位を0Vに保つこと で消極的プリチャージを行うことも可能であるが、積極 的プリチャージを以下のようにして行うことができる。 すなわち直前の書き込み期間において正符号の画像信号 を伝達していた画像信号線には、負符号の中間調電位を 画像信号線に供給する。画像信号の電位が-5V~5V の場合には、例えば-3 Vを供給する。他方の画像信号 線に対しては同様に例えば+3 Vの電位が供給される。 こうすることにより、消極的プリチャージすなわち両面 像信号線にOVの電位を供給するよりも、次の画素行の **費き込みは容易になる。但し積極的プリチャージとして** 50 供給される電位は必ずしも中間調であることは要しな

10

い。特にプリチャージ回路がブラックフレーム回路の機能を果たしている場合などは-5V、+5V (ノーマリ・ホワイト条件)を供給してもよい。

【0036】水平帰線期間終了前にはプリチャージ制御信号をロウに戻す。

【0037】なお、本例は画像信号スイッチ2個を同時にオンオフする場合であったが、画像信号スイッチ何個を同時にオンオフしてもよい。但しソース線反転書き込みをするとき、消極的プリチャージをする場合は奇数個でも偶数個でもよいが、積極的プリチャージを行うには 10 偶数個の方がよい。またプリチャージ回路がブラックフレーム回路の機能を果たしているときノーマリ・ホワイト条件ならば、画像信号スイッチ偶数個を同時にオンオフする形にする方がよい。

【0038】以上本発明の実施例を二通り説明したが、本発明の有効短囲はドット反転書き込み、ゲート線反転書き込みする場合に限られない。とりわけプリチャージ回路がブラックフレーム回路の機能を担う場合は、ドット反転書き込み、ゲート線反転書き込みでなくても本発明は有効である。そしてプリチャージは垂直帰線期間内でも行うことができる。プリチャージ回路が垂直帰線期間内で黒色書き込みするブラックフレーム回路の機能を担う場合は、垂直帰線期間内でのプリチャージも大きな利用価値がある。またプリチャージ制御信号線は1本でなく、複数本であってもよい。さらに本発明は半導体装置が液晶表示装置である場合のみならず、EL表示装置、プラズマディスプレイである場合に用いてもよい。【0039】

【発明の効果】本明細書で開示する発明はアクティブマトリクス型の表示用半導体装置において、プリチャージ 30 専用の回路によらずに各ソース線をプリチャージすることを可能とする。その結果、基板上の画面面積比率の向

上が図れ、より低コストでより画面が見易い表示用半導 体装置をつくることができる。

#### 【図面の簡単な説明】

【図1】 アクティブマトリクス型液晶表示装置の構成の概略を示す図である。

【図2】 従来のアクティブマトリクス型液晶表示装置 のソース駆動回路の例を示す図である。

【図3】 従来のアクティブマトリクス型液晶表示装置 のプリチャージ回路の例を示す図である。

0 【図4】 本発明を実施したソース駆動回路の第一の構成例を示す図である。

【図5】 本発明を実施したソース駆動回路の第二の構成例を示す図である。

【図6】 本発明を実施したソース駆動回路の第一の構成例の動作を説明するタイミングチャートである。

【図7】 本発明を実施したソース駆動回路の第二の構成例の動作を説明するタイミングチャートである。

【図8】 アクティブマトリクス型液晶表示装置の画素 構成を示す図である。

# 20 【符号の説明】

401、402、403 ラッチ

411、412、413 ナンドA

421、422、423 ナンドB

431、432、433 バッファ

441, 442, 443, 446, 447, 448, 4

51、452、453 インバータ

461、462、463 画像信号スイッチ

471、472、4.73 ソース線


490、491 クロック信号線

) 492 プリチャージ制御信号線

493 画像信号線

494 シフトレジスタ

## 【図8】




【図1】

# アクティブマトリクス型液晶表示装置の構成低略

【図2】


### ソース駆動回路の従来の構成




【図3】 従来のプリチャージ回路の構成

基板


プリチャージ 回路 107



[図4]




[図5]



(9)


【図6】 本発明の実施例1のタイミングチャート



GS;ゲート選択信号

CK; クロック正信号、CKb; クロック反信号、SP; スタート信号 OLO; ラッチ出力O、OL1; ラッチ出力1、OL2; ラッチ出力2 OLN-2; ラッチ出力N-2、OLN-1; ラッチ出力N-1、OLN; ラッチ出力N VD; 画像信号、PCC; プリチャージ制御信号

【図7】 本発明の実施例2のタイミングチャート



GS;ゲート選択信号、CK;クロック正信号、CKb;クロック反信号

SP:スタート信号、PWC1:パルス幅制製信号A、PWC2:パルス幅制製信号B

OLO:ラッチ出力0、OL1:ラッチ出力1、OL2:ラッチ出力2 OLN-2; ラッチ出力N-2、OLN-1; ラッチ出力N-1、OLN; ラッチ出力N VD1; 画像信号A、VD2; 画像信号B、PCC; プリチャージ制御信号